# SEMICONDUCTOR STORAGE DEVICE

Patent Number:

JP3022476

Publication date:

1991-01-30

Inventor(s):

KIMURA TAKEMI

Applicant(s):

**NEC CORP** 

Requested Patent:

☐ JP3022476

Application Number: JP19890157668 19890619

Priority Number(s):

IPC Classification:

H01L27/108; H01L27/11

**EC** Classification:

Equivalents:

# **Abstract**

PURPOSE:To prevent occurrence of a soft error and latch-up substantially and to improve reliability by a method wherein a well region wherein a storage cell is formed is made to be shallower than a well region in the area of a peripheral circuit thereof and to have a high impurity concentration. CONSTITUTION:In an N-type silicon substrate 101 having a carrier concentration of about 1X10<15>cm<-3>, for instance, a first Ptype well region 102 having a depth of 8mum and a carrier concentration of about 2X10<16>cm<-3> and a second P-type well region 103 having a depth of 2.5mum and a carrier concentration of about 5X10<16>cm<-3> are provided. Numeral 104 denotes a channel stopper, 105 a field silicon oxide film, 106 a gate silicon oxide film, 107 a gate electrode, 108, 108' N-type source-drain regions, and 109 a P-type sourcedrain region. Herein an nMOS transistor constituting a CMOS peripheral circuit for driving a storage cell and conducting input-output is disposed in the second well region 103, while an nMOS transistor constituting the storage cell is disposed in the first well region 102.

Data supplied from the esp@cenet database - I2



© DPMA 2001

3

# Deutsches Patent- und Markenamt

**DEPA**1

Home · What's new · Introduction · Contact · Links · Help · Impressum · Search · IPC

Family > result list

Beginner | Expert | Ikofax | Famil

S arch query:		
JP0003022476AA		
Hits: 1 (Total hits: 1)		
Result list:		
No. Publication number Title 1 <u>JP0003022476AA</u> [] SEMICO	Display PDF Patent family search NDUCTOR STORAGE DEVICE	
< < > >		

⑩ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平3-22476

@Int. Cl. 5

識別記号

庁内整理番号

個公開 平成3年(1991)1月30日

27/108 H 01 L // H 01 L 27/08

331 D

7735-5F 8624-5F

H 01 L 27/10

3 2 5 R

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称

半導体記憶装置

②特 願 平1-157668

223出 願 平1(1989)6月19日

個発 木 村 老

岳 見 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原

発明の名称

半導体記憶裝置

#### 特許請求の範囲

第1導電型半導体基板に設けられた第2導電型 の第1ウェル領域及び第2導電型の第2ウェル領 域を有し、前記第1ウェル領域に第1導電型の MOSトランジスタを含む記憶セルを設け、前記 第2ウェル領域に前記記憶セルを駆動し信号の入 出力を行なうCMOS周辺回路用の第1導電型の MOSトランジスタを設けてなる半導体記憶装置 において、前記第1ウェル領域は前記第2ウェル 領域より深さが浅く不純物濃度が高いことを特徴 とする半導体記憶装置。

## 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体記憶装置に関し、特にCMOS

ダイナミックまたはスタティックメモリ装置のウ ェル構造に関するものである。

# 〔従来の技術〕

従来、この種の半導体記憶装置は、記憶セル領 域とそれ以外の周辺回路領域のウェルを同時に形 成していたため記憶セル領域と周辺回路領域のウ ェルは同じ濃度、同じ深さとなっていた。すなわ ち、第3図に示すように、記憶セルはP型の第1 ウェル領域2にnMOSトランジスタを含む記憶 セルを設け、第1ウェル領域2と深さ及び不純物 濃度が同じのP型の第2ウェル領域にCMOS周 辺回路用の n M O S トランジスタを設けていた。 (発明が解決しようとする課題)

近年素子の微細化が進み、半導体記憶装置の記 憶セルも小型化されてきている。これにつれて SRAM記憶セルの節点容量やダイナミック記憶 セルの容量も小さくなっており、ソフトエラーに 弱くなってきている。この対策としては、ウェル の不純物濃度を増やして拡散圏容量を増やすこ と、ウェルの深さを洩くすること等が考えられる

- 1 -

- 2 -

が、上述した従来の半導体配徳装置は、記憶セル 領域と周辺回路領域のウェルが同じ不純物濃度を 同じ深さとなっているのでウェルの不純物濃度を 増やすと周辺回路部でも寄性容量が 加し、装置 の高速性が損われる事になる。一方ウェルの深さ を浅くすると寄生バイボーラトランジスタのペー ス抵抗が増えるためラッチアップ耐量が下がると いう欠点がある

#### (課題を解決するための手段)

本発明は、第1導電型半導体基板に設けられた第2導電型の第1ウェル領域及び第2第電型の第1ウェル領域を3・1のまた。前記第1ウェル領域に第1等電型のMOSトランジスタを含む記憶セルを設け、前記第2ウェル領域に前記第1ウェル領域は前記第1ウェル領域より深さが没く不純物濃度が高いというものである。

(実施例)

- 3 -

ル領域103に、記憶セルを構成するnMOSト ランジスタを第1ウェル領域102に配置する。 この様な構造にすれば、配億セルを構成するトラ ンジスタは没く、かつ高濃度である第1ウェル領 域に作られているため記憶セルの容量を増す事が できる。又、α線が入射した場合記憶セルのN型 拡散層108、にとらえられる電荷の量は第2図 に示す様にP型のウェル領域の深さに依存し、ウ ェル領域が浅いほど少なくなるが第1ウェル領域 102の深さは2.5 4程度であり、周辺回路領 域の第1ウェル領域と同じ深さにした場合に比べ て収集電荷量は40%程度となる。このため浅い 第1ウェル領域102に配値セルを形成した場 合、従来通り周辺回路領域と同じ濃度、同じ深さ のウェル領域に配憶セルを形成した場合に比ベソ フトエラー耐性を飛躍的に向上させる事ができ る。また本発明によれば周辺回路を構成するn MOSトランジスタは濃度が薄く深い第2ウェル 領域に作る事ができるため寄生容量を減らす事が でき高速動作が実現できるとともに、寄生バイボ 次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例を示す半導体チップ の縦断面図である。

この第1因において101はキャリア漁庚1× 10<sup>15</sup>cm<sup>-3</sup>程度のN型シリコン基板、102は深 さ 8 μ m 、キャリア 濃度 2 × 1 0 <sup>16</sup> cm <sup>- 5</sup>程度の P型の第1Pウェル領域、103は深さ2.5μ m、キャリア濃度5×1016cm \*3程度のP型の第 2 ウェル領域、104はキャリア濃度10<sup>17cm-5</sup> 程度のチャネルストッパ、105は膜厚60n mのフィールド酸化シリコン膜、106は膜厚 200 n m 程度のゲート酸化シリコン膜、107 は多結晶シリコンからなるゲート電極、108。 108′は深さ250 nm、キャリア濃度1020 cm<sup>-3</sup>程度のN型ソース・ドレイン領域、109は 深さ300nm、キャリア濃度1020cm-3程度の P型ソース・ドレイン領域である。ここで、記憶 セルを駆動し、入出力を行うためのCMOS周辺 回路を構成する n M O S トランジスタを第 2 ウェ

- 4 -

ーラトランジスタのベース抵抗も低くできラッチアップも起こりにくくする事ができる。さらに決発明ではメモリセルを形成するウェル領域を決しているため高不鈍物濃度とした場合でもウェル領域を作るためのイオン注入量は少なくて良いためイオン注入のダメージが少なく、記憶セルド不良を少なくできる。

#### (発明の効果)

以上説明したように本発明によれば、記憶セルが形成されるウェル領域をその周辺回路領域のウェル領域に比べ浅く高不純物濃度にする事によりソフトエラー、ラッチアップの起こりにくい、高信頼性を有する半導体記憶装置を提供する事ができる効果がある。

### 図面の簡単な説明

第1 図は本発明の一実施例を示す半導体チップの縦断面図、第2 図はα線が垂直に入射したと仮定したとき P ウェル領域内の N 型拡散層にα線に


- 5 -

より発生した電子がとらえられる割合のPウェル深さ依存性を示す特性図、第3図は従来例を示す 半導体チップの縦断面図である。

1,101…N型半導体基板、2,102…P型の第1ウェル領域、3,103…P型の第2ウェル領域、4,104…チャネルストッパ、5,105…フィールド酸化シリコン膜、6,106…ゲート酸化シリコン膜、7,107…ゲート電板、8,108,108′…N型ソース・ドレイン領域、9,109…P型ソース・ドレイン領域。

代理人 弁理士 內 原 習


- 7 **-**




図

第

1





**—434**—

図

3

洧